开集极电路(英语：Open Collector，俗称“集电极开路门”或“OC门”)，是一种集成电路的输出装置。OC门实际上只是一个NPN型三极管，并不输出某一特定电压值或电流值。OC门根据三极管基极所接的集成电路来决定(三极管发射极接地)，通过三极管集电极，使其开路而输出。而输出设备若为场效应晶体管(MOSFET)，则称之为漏极开路(英语：Open Drain，俗称“OD门”)，工作原理相仿。通过OC门这一装置，能够让逻辑门输出端的直接并联使用。两个OC门的并联，可以实现逻辑与的关系，称为“线与”，但在输出端口应加一个上拉电阻与电源相连。

这种配置的特性是，输出侧上拉电阻(pull-up resistor)连接的电压不一定需要使用与输入侧IC同样的电源(VCC)，可以是用更低或更高的电压来代替。因此，集电极开路电路有时用于连接不同工作电位、或用于外部电路需要更高电压的场合。OC 的另一个优点是多个 OC 输出允许连接到同一条线上。从输出端向里看，OC 引脚在输出高电平时高阻、低电平时接地，因此如果所有的输出都在高阻抗(即逻辑 1)状态，该线(以及下游的上拉电阻)将输出一个高电压的状态;但如果至少一个 OC 输出处在低电平(即逻辑 0)，那么它们会吸收电流、将输出线拉到低电平。因此，集极开路设备通常用于连接多个器件的总线，前提是该总线的逻辑是同一时刻仅有单个设备输出(负逻辑的)有效信号，例如MCS-51系列的写使能(/WR 等)。这允许一个正在驱动总线的设备不会和其他不活动的设备互相干扰——如果不使用 OC 输出，那么不活动(输出低电平)的设备将试图把总线电压拉回低电平，造成不可预知的输出。基于上面的优点，可以将几个 OC 连接在一起形成“线与(wired AND)”(正逻辑，即高电平代表真)或“线或(wired OR)”(负逻辑，低电平代表真)。线或的原理可通过简单的分析得知，也可由德摩根定律证明。OC 唯一的问题就是功率耗损。因为这样的配置往往需要较高的电流才能正确的工作，即使在关闭的状态，也通常会有几个 nA 的泄漏电流，更不用说输出侧上拉电阻所带来的损耗。

上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。上拉是对器件输入电流，下拉是输出电流;强弱只是上拉电阻的阻值不同，没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提供电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V)， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路必须使用上拉电阻，以提高输出的高电平值。3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。

就是从电源高电平引出的电阻接到输出端。1、如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。2、如果输出电流比较大，输出的电平就会降低(电路中已经有了一个上拉电阻，但是电阻太大，压降太高)，就可以用上拉电阻提供电流分量， 把电平“拉高”。(就是并一个电阻在IC内部的上拉电阻上，这时总电阻减小，总电流增大)。当然管子按需要工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。