系统工程师正受到降低成本和提高电路板可靠性的压力。一个经常被忽视的应对措施是减少为FPGA、 微处理器和数字信号处理器进行电源监控而使用的元件数量。新颖的高集成度可编程电源电路将复位生成电路、看门狗定时器(WDT)和电压.集成电路集成在单个器件之中。这种一体化方案有助于降低系统成本，解决设计人员所关心的可靠性问题。本文讨论将可编程逻辑、ADC和DAC集成在一起的创新解决方案，该方案使电源管理功能具有更高的精确性，同时还可降低成本。

电源管理的挑战

     　一个典型的CPU电源电路如图1所示。对于典型的DSP、 FPGA或微处理器，各种电源电压要求为：器件的核心电压为1.2V、辅助电压和PLL电压为3.3V、 I/O驱动电压为1.5V和1.8V。常见的电源设计的电压是源于单一的5V输入电源，通过一系列DC/DC转换器后产生各种电源电压。为提供如同单电源印刷电路板一样的可靠性，必须对电路板上的所有电源进行监测，并能产生正确的CPU复位信号或电源故障中断信号。

　　图1的电压监控块是一个集成电路，当电源发生故障或手动切断电路板的电源时，它会发送信号给CPU。如果任何一个DC/DC转换器发生故障，电压将升高或降低，超出正常工作电压的范围，从而导致CPU不能正常执行程序。对CPU而言，一个潜在的最糟糕情况是非易失性内存被改写，使系统无法启动。如果电源发生故障时能够中断CPU，就能安全地中止当前任务，为可靠重新启动保存重要信息。

　　许多廉价的电压.集成电路通常有一个被忽视的负作用，对于电压变化，.的阈值将影响整个系统的容差。图2说明了这种情况。核心电压的规格为1V+/-5％，如果CPU核心电压低于0.95V，就要求.必须发出一个中断信号。然而，考虑到.的阈值精度，电压变化的整个容差降低了。在这个例子中，该.的阈值为0.95V＋2％/-3％(0.97V至0.93V)。采用这种监控集成电路时，该阈值应设置成0.97V ，这就限制了DC/DC转换器的容差。

         图1中的复位发生器块是另一种较常见的分立集成电路，当所有电压稳定后，它向CPU发出释放复位输入信号。在所有电源稳定之后，CPU继续保持复位模式一段时间是常见的情况。例如，Power Good信号有效后，移动式英特尔Atom处理器期待“脉冲延伸”两个毫秒的复位脉冲。只有到那个时刻，CPU才开始执行程序。

        图1中的最后一个分立集成电路块是看门狗定时器。如果主程序没有对监视器进行定期服务，这个定时器件触发系统复位。其目的是将系统从暂停状态恢复为正常运行。

提升电源管理的灵活性并降低成本

　　由于板级寄生作用和电源的开关，电压波动是正常的电源特性，削减成本的措施之一是使用不太精确、成本更低的电压.件。然而，变化超过1％的廉价.阈值会降低系统的电源纹波容差，并导致复位条件比实际需要的多。在一些设计中，另一个降低成本的措施是不监测所有的电压幅度，期望在正常工作期间，DC/DC转换器没有故障。这虽然降低了成本，可靠性却没有保障。

　　电路板的变化迫使设计人员重新设计电源管理电路，每次设计都要使用各种元器件。使用功能固定的分立集成电路的重新设计常常意味着要备有更多合格的元件，这将带来很大的库存量。

    　许多电源管理电路设计存在着固有的缺点，因而设计者萌生了将复杂可编程器件与高精度模拟电路集成在同一器件上的想法。可编程器件为状态机或布尔逻辑描述的各种逻辑时序提供了灵活性。精确可编程断点的改进型阈值.使同一芯片可用于更广泛的电源监控应用。总之，可编程的电源管理集成电路使具有普遍性的电源管理解决方案实现标准化 .

可编程电源管理集成电路实例

　　莱迪思半导体的Power Manager II是高集成度的产品，提升了许多板级监控集成电路的精确性。这些电源管理器件将精密故障监测电路、 CPLD和ADC/DAC电路集成在同一器件中。例如， Power Manager II中的一个产品可监控多达六个电源，并提供七个数字输出，其中两个输出可配置成高电压MOSFET驱动器，另外五个输出可配置成输入。它还有两个通用数字输入端，可用于其他控制功能(图3)。通过使用具有四个可编程定时器的可编程逻辑器件块，该器件可以产生CPU复位信号，包括脉冲延伸和电源故障中断信号。

        这种电源管理集成电路取代了如前所述的三个电压.、复位发生器和看门狗定时器电源管理集成电路，且成本较低。在某些情况下，甚至取代两个分立集成电路就可能会得到一个更经济的设计。电源管理集成电路的高集成度特性不但有助于节省时间和经费，还可用于多种设计。

        Power Manager II POWR607器件的6个电压.(VMON)都是独立可编程的。断点比较器提供192可编程点，整个范围为0.667V到5.811V。当电源关闭之后，每个都提供一个75mV零检测选择，以确定电源输出是否已经衰退到无效的情况。如果被监测的电压大于断点设置，每个比较器输出一个逻辑高电平至可编程器件块。比较器提供设定点的滞回约1％，以减少由电路板引入的输入噪声造成的误触发，以及由于开关电源而引起的正常电源纹波。过电压和欠电压电压断路点是可编程的，反映了被管理的DSP/FPGA/微机的容差。每一个电压.提供一个数字滤波器，可以延时比较器的输出，以避免假的触发条件。针对CPU的看门狗定时器功能，该器件提供一个内置的振荡器和可编程定时器电路，设定时序间隔范围为32微秒到2秒。

　　实际应用证实了Power Manager II器件对从事数字系统设计工程师和模拟电源设计者都颇具吸引力。该器件提供一个简单的软件可编程接口，通过一个示意框图允许设计者用对话框配置模拟块，通过一个方程构造器就能够容易地构建复位时序。该器件提供了在系统可编程(ISP)的JTAG接口，并可访问标准的JEDEC的文件格式。当器件已安装在电路板上时，可通过ISP接口对电路的功能进行修改或升级。通过JTAG链，它比传统的分立集成电路有更好的可见度。

   　可重复编程电源管理器的概念有助于加速修改已有的电路板，减轻修改设计的负担。通过集成大多数电源管理应用中采用的分立集成电路，可编程电源管理芯片不但提供更好的灵活性，还降低了元器件材料成本。